



Силабус навчальної дисципліни
«ПЛІС та мови опису електронних схем»
Спеціальність: 171 Електроніка
Галузь знань: 17 Електроніка та телекомунікації

Рівень вищої освіти	Перший (бакалаврський)
Статус дисципліни	Навчальна дисципліна вибіркового компонента з фахового переліку
Семестр	Осінній
Обсяг дисципліни, кредити ЄКТС/загальна кількість годин	3 кредити/90 годин
Мова викладання	Українська, англійська
Що буде вивчатися (предмет навчання)	Програмовані логічні інтегральні схеми та області їх застосування, програмні і апаратні засоби розробки і налагодження пристроїв на основі ПЛІС, середовище розробки Quartus II, середовище симуляції ModelSim, актуальні сімейства ПЛІС з енергонезалежною пам'яттю Intel FPGA (Altera), поведінковий і структурний опис функціональності модуля цифрової апаратури, логічна симуляція і синтез, моделювання логічних елементів із затримками.
Чому це цікаво/потрібно вивчати (мета)	Переважає більшість комерційних систем зараз будується з використанням мов опису цифрової апаратури, а не на рівні схемотехніки. Для того щоб професійно займатися розробкою цифрових схем, необхідно освоїти одну з мов опису апаратури (Hardware Description Language, HDL) - SystemVerilog і VHDL.
Чому можна навчитися (результати навчання)	<ul style="list-style-type: none"> - Класифікація сучасних сімейства ПЛІС з енергонезалежною пам'яттю; - Опанувати проектування пристроїв на ПЛІС у середовищі розробки Quartus II; - Освоїти на практиці роботу з апаратними засобами розробки і налагодження пристроїв на основі ПЛІС.
Як можна користуватися набутими знаннями і вміннями (компетентності)	Продуктивність праці розробників різко зростає, якщо вони працюють на більш високому рівні абстракції, коли визначають тільки логічну функцію електронного пристрою, а створення оптимізованих логічних елементів надають системам автоматичного проектування.

Навчальна логістика	<p>Зміст дисципліни: Середовище розробки Quartus II. Середина симуляції ModelSim. Апаратні налагоджувальні стенди. Поведінковий і структурний опис функціональності модуля цифрової апаратури. Логічна симуляція і синтез. Бітові оператори. Умовне присвоєння. Моделювання логічних елементів із затримками.</p> <p>Види занять: Лекції, практичні заняття, лабораторні заняття.</p> <p>Методи навчання: Розповідь, дискусія, практичні завдання (розробка налагодження програмного забезпечення), робота онлайн.</p> <p>Форми навчання: очна , дистанційна</p>
Пререквізити	Загальні знання з математики і фізики, електроніки, вільне володіння комп'ютером і смартфоном.
Пореквізити	Знання принципів побудови, функціонування та застосування сімейства ПЛІС Intel FPGA (Altera) можуть бути використані під час написання бакалаврської та магістерської роботи, а також для подальшого вдосконалення протягом життя.
Інформаційне забезпечення з фонду та репозитарію НТБ НАУ	<ol style="list-style-type: none"> 1. David Harris, Sarah Harris, Digital Design and Computer Architecture, Second Edition – 2013 Elsevier Ink. 2. Бабич М. П., Жуков І. А. Комп'ютерна схемотехніка — Київ : МК-Прес,. – 412 с. 3. Сергієнко А. М., Корнійчук В.І. С32 Мікропроцесорні пристрої на програмованих логічних ІС. –К.: «Корнійчук», 2005. -108 с.
Локація та матеріально-технічне забезпечення	Аудиторія теоретичного навчання, навчальна лабораторія мікропроцесорних систем, проектор, ноутбук, смартфон.
Семестровий контроль, екзаменаційна методика	Екзамен, тестування
Кафедра	Електроніки, робототехніки і технологій моніторингу та Інтернету речей
Факультет	ФАЕТ
Викладач(і)	<div style="display: flex; align-items: flex-start;">  <div> <p>ЛІПІНСЬКИЙ ОЛЕКСАНДР ЮРІЙОВИЧ Посада: професор Науковий ступінь: доктор технічних наук Вчене звання: доцент Профайл викладача: http://kafelec.nau.edu.ua/sklad_lipinskii-ukr.html https://www.linkedin.com/in/alexander-lipinskii-6a1280a7/ Тел.: +380506460272 E-mail: lipinskii@nau.edu.ua; alexander.lipinskii@gmail.com Робоче місце: 3.404</p> </div> </div>
Оригінальність навчальної дисципліни	Авторський курс; викладання англійською або українською мовою (за бажанням слухачів)
Лінк на дисципліну	